<div dir="auto">Hi,</div><div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Wed 27. Apr 2022 at 10:07, Arno Kletzander <<a href="mailto:Arno_1983@gmx.de">Arno_1983@gmx.de</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">On 27.04.22, 15:27, Ethan Hawke <ehawk@ember.systems> wrote:<br>
> Hey everyone,<br>
><br>
> On my slow journey to accumulate all SME/LSI/Fujitsu ASIC documentation<br>
> there's a few I'm struggling to find, does anyone have a lead on (...)<br>
> Cheers,<br>
> Ethan<br>
Hello Ethan,<br>
would that mean you have detailed documentation on an (LSI-made) cg3<br>
framebuffer ASIC as installed in e.g. a SPARCclassic? Der Mouse and I<br>
had a crack at those a while ago, building on the works of others who<br>
have managed to get arbitrary resolutions out of those framebuffers, but<br>
when I was trying to generate a 50Hz (EU TV) rate image, I got stuck at<br>
288 lines *progressive* as we could not find out whether that ASIC even<br>
has any provision for interlaced output, nevermind how to activate it.<br>
Thanks in advance,<br>
Arno</blockquote><div dir="auto"><br></div><div dir="auto">I would also be interested in these docs!</div><div dir="auto"><br></div><div dir="auto">Arno, do you have any pointers to arbitrary resolutions on cg3?  From the firmware side it looks like it shoulnd’t be hard to do, but the cg3 I’ve seen use fixed frequency oscillators rather than programmable clock generators like some later cards (tgx/tgx+ for example.)  Did you make any hardware modifications?  My cg3 cards and classic have extra space for additional oscillators and that is something I’ve been meaning to try out.</div><div dir="auto"><br></div><div dir="auto">Cheers,</div><div dir="auto">Malte</div></div></div>